Circuits intégrés 12-BIT TMS320F2812ZAYA d'un TI d'arrêt

Composants électroniques Texas Instruments /TI TMS320F2812ZAYA d'IC

Caractéristiques pour le TMS320F2812

• Technologie statique performante de CMOS
  • 150 mégahertz (durée de cycle 6.67-ns)
  • (Noyau 1.8-V 135 mégahertz, 1.9-V à noyau à 150 mégahertz, entrée-sortie 3.3-V) conception de basse puissance
• Appui de balayage de frontière de JTAG
  • Port d'Access standard d'essai d'IEEE de la norme 1149.1-1990 d'IEEE et architecture de Frontière-balayage
• Unité centrale de traitement à 32 bits performante (TMS320C28x)
  • opérations de MAC du × 32 de 16 × 16 et 32
  • 16 double MAC du × 16
  • Architecture d'autobus de Harvard
  • Opérations atomiques
  • Réponse et traitement rapides d'interruption
  • Modèle de programmation unifié de mémoire
  • programme de 4M/portée linéaires adresse de données
  • Performant (dans C/C++ et Assemblée)
  • Code source de processeur de TMS320F24x/IF240x compatible
• mémoire de Sur-puce
  • Jusqu'128K à l'éclair du × 16 (quatre secteurs de × 16K 16 de 8K × 16 et six)
  • 1K ROM du × 16 OTP
  • L0 et L1 : 2 blocs 4K de × 16 Simple-Access RAM (SARAM)
  • H0 : 1 bloc 8K de × 16 SARAM
  • M0 et M1 : 2 blocs de × 1K 16 SARAM
• ROM de botte (4K × 16)
  • Avec des modes de botte de logiciel
  • Tables standard de maths
• Interface externe (F2812)
  • Plus de mémoire totale du × 16 de 1M
  • États d'attente programmables
  • Synchronisation lecture/écriture programmable de stroboscope
  • La puce trois individuelle choisit
• Endianness : Peu endian
• Horloge et commandes système
  • oscillateur de Sur-puce
  • Module d'horloge de surveillance
• Trois interruptions externes
• Bloc périphérique d'expansion d'interruption (TARTE) qui soutient 45 interruptions périphériques
• Trois minuteries à 32 bits d'unité centrale de traitement
• clé/serrure de la sécurité 128-bit
  • Protège flash/OTP et L0/L1 SARAM
  • Empêche l'inverse-ingénierie de progiciels
• Périphériques de contrôle de moteur
  • Deux directeurs d'événement (EVA, EVB)
  • Compatible aux dispositifs 240xA
• Périphériques de porte série
  • Interface périphérique périodique (SPI)
  • Deux interfaces de communications périodiques (SCIs), UART standard
  • Contrôleur augmenté Area Network (eCAN)
  • Porte série protégée multicanale (McBSP)
• 12-bit CDA, 16 canaux
  • 2 multiplexeur d'entrée de canal du × 8
  • Deux d'échantillonnage et de stockage
  • Conversions simples/simultanées
  • Taux de conversion rapide : 80 ns/12.5 MSPS
• Jusqu'à 56 bornes polyvalentes de l'entrée-sortie (GPIO)
• Caractéristiques avancées d'émulation
  • Fonctions d'analyse et de point de rupture
  • Le temps réel corrigent par l'intermédiaire du matériel
• Les instruments de développement incluent
  • Compilateur/assembleur/éditeur de liens de la norme ANSI C/C++
  • ™ ide de Studio de compositeur de code
  • DSP/BIOS™
  • Contrôleurs de balayage de JTAG
    • Port d'Access standard d'essai d'IEEE de la norme 1149.1-1990 d'IEEE et architecture de Frontière-balayage
• Modes et épargne de basse puissance de puissance
  • OISIFS, DE RÉSERVE, les modes de HALTE ont soutenu
  • Désactivez les différentes horloges périphériques
• Options de paquet
  • 179-ball MicroStar BGA™ avec l'interface externe de mémoire (GHH, ZHH) (F2812)
  • quadruple Flatpack (LQFP) du Bas-profil 176-pin avec l'interface externe de mémoire (PGF) (F2812)
  • 128-pin LQFP sans interface externe de mémoire (PBK) (F2810, F2811)
• Options de la température
  • : – 40°C à 85°C (GHH, ZHH, PGF, PBK)
  • S : – 40°C à 125°C (GHH, ZHH, PGF, PBK)
  • Q : – 40°C à 125°C (PGF, PBK) (qualification AEC-Q100 pour des applications des véhicules à moteur)